vhdlVHDLを使ったデジタルハードウェア設計


前書き

このトピックでは、簡単なデジタル回路をVHDLで正しく設計する簡単な方法を提案します。この方法は、グラフィカルブロック図と覚えやすい原理に基づいています。

ハードウェアをまず考え、次にVHDLをコードする

VHDLを使用したデジタルハードウェア設計の初心者向けで、言語の合成セマンティクスの理解が限られています。

備考

VHDLを使用したデジタルハードウェア設計は、初心者の方でも簡単ですが、知るべき重要な事項がいくつかあります。デジタルハードウェアのVHDL記述を変換するツールはロジックシンセサイザです。ロジックシンセサイザで使用されるVHDL言語のセマンティクスは、言語リファレンスマニュアル(LRM)で説明されているシミュレーションセマンティクスとはかなり異なります。さらに悪いことに、それは標準化されておらず、合成ツールによって異なります。

提案された方法は、単純化のためにいくつかの重要な制限を導入する。

  • レベルトリガラッチはありません。
  • 回路は、単一クロックの立ち上がりエッジで同期しています。
  • 非同期リセットまたはセットがありません。
  • 解決された信号には複数のドライブはありません。

ブロック図の例は、一連の3のうちの最初のもので、デジタルハードウェアの基本を簡潔に示し、デジタル回路のブロックダイアグラムを設計するための短いリストのルールを提案しています。このルールは、想定どおりにシミュレートし合成するVHDLコードへの直接的な変換を保証するのに役立ちます。

コーディングの例では、ブロックダイアグラムからVHDLコードへの変換について説明し、簡単なデジタル回路で説明します。

最後に、 John Cooleyのデザインコンテストの例は、提案された方法をデジタル回路のより複雑な例に適用する方法を示しています。それはまた、導入された制限を詳述し、それらのいくつかを緩和する。

VHDLを使ったデジタルハードウェア設計 関連する例