LAPICレジスタ | 住所( APIC BASEを基準にして ) |
---|---|
ローカルAPIC ID登録 | + 20時間 |
スプリアス割り込みベクタレジスタ | + 0f0h |
割り込みコマンドレジスタ(ICR);ビット0-31 | + 300h |
割り込みコマンドレジスタ(ICR);ビット32-63 | + 310h |
LAPICレジスタにアクセスするには、セグメントがAPICベース ( IA32_APIC_BASE内 )から始まるアドレス範囲に到達できる必要があります。
このアドレスはリロケータブルであり、理論的には下位メモリのどこかを指すように設定できるため、範囲をリアルモードでアドレス可能にすることができます。
しかし、LAPIC範囲への読み出し/書き込みサイクルは、バスインターフェースユニットに伝搬されず 、それにより、その「背後にある」アドレスへのアクセスをマスクする。
読者はUnrealモードに精通していると仮定しています 。これは、いくつかの例で使用されるためです。
それにも堪能であることが必要です。
ORG
指令はグローバルです。コードを複数のファイルに分割することにより、異なるセクションに異なるORGを与えることが可能になるので、コードを大幅に簡略化します。 最後に、CPUにはLAPIC ( Local Advanced Programmable Interrupt Controller )が搭載されているものとします。
コンテキストから曖昧な場合、APICは常にLAPICを意味します(一般的にはIOAPICまたはxAPICではありません)。
参考文献:
ビットフィールド |
---|
![]() |
![]() |
![]() |
![]() |
MSR名 | 住所 |
---|---|
IA32_APIC_BASE | 1h |
1ページングを使用する場合は、 仮想アドレスも有効になります。