Looking for verilog Answers? Try Ask4KnowledgeBase
Looking for verilog Keywords? Try Ask4Keywords

verilogBloques de procedimiento


Sintaxis

  • always @ (posedge clk) comienza / * sentencias * / finaliza
  • always @ (negedge clk) inicio / * sentencias * / fin
  • always @ (registro de posición o restablecimiento de posición) // puede sintetizar con menos eficiencia que el restablecimiento sincrónico

Bloques de procedimiento Ejemplos relacionados