verilogBlocs procéduraux


Syntaxe

  • toujours @ (posedge clk) begin / * instructions * / end
  • always @ (negedge clk) begin / * instructions * / end
  • always @ (posedge clk ou posedge reset) // peut synthétiser moins efficacement que la réinitialisation synchrone

Blocs procéduraux Exemples Liés